GeladaWorkBench
2小时前在线
全职 · 2000/日  ·  43500/月
工作时间: 工作地点: 远程
服务企业: 0家累计提交: 0工时
聊一聊

APP聊一聊

个人介绍

本人长期从事FPGA系统架构、RTL设计、仿真验证、时序收敛及软硬件联调,具备20年以上一线研发及项目管理经验。擅长将算法、论文原理或初步构想转化为可运行的FPGA硬件原型,能够从原始需求分析、器件与平台选型开始,完成系统架构、模块设计、编码仿真、上板调试和性能验证。

一、可承接的工作

FPGA系统方案与原型开发原始需求分析、功能分解与可行性评估FPGA、SoC及外围关键器件选型系统带宽、缓存容量、资源及时序预算从零搭建硬件原型和功能验证平台已有项目技术评审、问题定位及方案优化算法及论文原型验证平台规划:根据算法规模、接口类型、数据率、资源、时钟及软件生态要求,筛选适用的商用开发板、扩展模块和成熟开发平台,优先复用现有硬件、IP及工具链,减少非核心硬件的定制开发,缩短原型验证周期,降低前期硬件投入和试错成本RTL设计与验证VHDL RTL设计Testbench及模块级、系统级仿真OVM类验证平台设计与维护跨时钟域、复位、电源上电时序等可靠性设计代码审查、资源优化、版本维护和技术文档编写高速接口与数据传输Ethernet PHY/MAC及IEEE 802.3相关功能10GBASE-R、1000BASE-X等高速以太网接口TCP/UDP/IP/ARP/MAC协议栈的FPGA逻辑实现PCIe、Aurora、RapidIO等高速互连Multi-Gigabit Transceiver方案、仿真与调试高速ADC采集、数据汇聚、缓存及网络上传存储与内存控制DDR3/DDR4数据缓存与读写调度NAND Flash阵列控制BCH/ECC、坏块管理及高速存储通道设计大容量、高吞吐数据采集与存储系统图像、相机与ISP方向CMOS Sensor接口、采集与控制工业相机及高帧率视频数据通路GigE Vision、Camera Link、USB 3.0相关系统方案图像滤波、校正、增强类算法的FPGA实现分析ISP Pipeline架构分析、定点化、流水线设计及原型验证Zynq PS/PL协同处理、DMA及视频流传输算法硬件加速SHA-256等哈希算法并行加速Montgomery模乘、大数运算等密码学计算PID、FxLMS、自适应滤波等控制与信号处理算法CNN/DNN模型在Zynq及FPGA平台上的部署和性能评估既有C/C++、Matlab或Python算法的RTL实现可行性分析论文算法的定点化、并行化、流水线化及实时性能验证

二、代表性项目经验(已脱敏)

完成百通道级超声波无损检测处理子系统开发,涉及高速ADC采集、动态聚焦、通道汇聚、均值计算、DDR缓存及10GE/2.5GE数据传输。在FPGA中实现1GE/10GE TCP/UDP/IP/ARP/MAC协议栈,已上板验证稳定传输。完成FPGA全链路ISP Pipeline部署,并完成实机验证和sensor tuning。完成10GBASE-R、1000BASE-X及多通道Transceiver相关设计,具备PHY、PCS、PMA、MAC及链路控制层面的实现和调试经验。完成高速NAND Flash阵列控制模块,系统读写吞吐达到十余Gbps级。完成多路并行SHA-256及数十路256 bit Montgomery模乘单元设计,实现微秒级批量大数运算。在Zynq平台完成工业相机数据采集、DMA传输、控制配置及GigE Vision视频回传。在Zynq UltraScale+平台完成分类、目标检测和语义分割模型的部署与性能验证。具有根据算法特点筛选商用FPGA/SoC开发板、计算平台和配套扩展模块的经验,能够利用现成平台快速验证核心技术,避免在原型阶段过早投入专用硬件设计。参与大型商用FPGA项目的长期版本开发与维护,具备多人团队组织、研发流程建设、质量控制和遗留问题治理经验。

三、适合合作的项目类型

企业新产品的FPGA原型验证高校或科研团队的实验平台和工程样机论文及算法从软件到FPGA的实现评估基于现有商用开发板的低成本、快速原型验证高速数据采集、传输和存储板卡工业相机、机器视觉及ISP处理系统已有FPGA工程的时序、资源或稳定性问题整改项目进度受阻后的技术诊断与接续开发中短期技术顾问、架构评审及研发团队指导

四、合作方式

可根据项目规模采用技术咨询、平台选型、模块开发、完整逻辑版本开发、原型机联合调试或阶段性技术顾问等方式合作。项目远程开展。

一般流程:

提供算法或论文原理、需求说明、接口条件、性能指标、交付内容和期望周期;对算法实现可行性、候选开发板、扩展模块、软件生态、资源余量及技术风险进行评估;优先判断能否直接利用现有商用平台完成验证,减少不必要的专用硬件设计;双方确认技术路线、里程碑、交付物、验收标准、费用及知识产权归属;按阶段交付设计文档、RTL代码、仿真环境、逻辑版本、测试记录或调试报告;根据约定完成上板联调、性能验证、问题整改和维护支持。

可签署保密协议,尊重客户源代码、技术资料和知识产权。涉及第三方IP、既有代码或产品分析的项目,须确保来源和授权合法。

说明:不承接代写论文、伪造实验数据、规避学术审查、非法破解或侵犯第三方知识产权的项目。

有需求请通过论坛站内私信或邮箱(guikingofgelada@gmail.com)联系。为提高沟通效率,请尽量说明:

算法、论文或待验证理论的基本原理期望验证的功能和性能指标已有设备、FPGA/SoC型号或开发板输入输出接口及数据率时钟、延迟、资源或功耗要求当前项目进展及主要困难希望交付的代码、文档和测试内容计划周期及预算范围

 

工作经历

  • 2007-06-01 -2014-11-01华为技术FPGA工程师

    在FPGA中实现1GE/10GE TCP/UDP/IP/ARP/MAC协议栈,已上板验证稳定传输。 完成FPGA全链路ISP Pipeline部署,并完成实机验证和sensor tuning。 完成10GBASE-R、1000BASE-X及多通道Transceiver相关设计,具备PHY、PCS、PMA、MAC及链路控制层面的实现和调试经验。 完成高速NAND Flash阵列控制模块,系统读写吞吐达到十余Gbps级。 完成多路并行SHA-256及数十路256 bit Montgomery模乘单元设计,实现微秒级批量大数运算。 在Zynq平台完成工业相机数据采集、DMA传输、控制配置及GigE Vision视频回传。 在Zynq UltraScale+平台完成分类、目标检测和语义分割模型的部署与性能验证。 具有根据算法特点筛选商用FPGA/SoC开发板、计算平台和配套扩展模块的经验,能够利用现成平台快速验证核心技术,避免在原型阶段过早投入专用硬件设计。 参与大型商用FPGA项目的长期版本开发与维护,具备多人团队组织、研发流程建设、质量控制和遗留问题治理经验。

教育经历

  • 2000-09-01 - 2004-07-01电子科技大学自动化本科

语言

中文母语水平
英语无工具书面交流
0
1
2
3
4
5
0
1
2
3
4
5

技能

0
1
2
3
4
5
作品
【承接FPGA/SoC开发与技术咨询】20年以上经验|高速接口|数据采集|图像处理|网络协议栈|算法

主要可协助:论文算法或数学模型的FPGA实现可行性评估Matlab、Python、C/C++算法的定点化与RTL架构设计高速ADC、CMOSSensor及多通道数据采集DDR3/DDR4缓存、高速数据汇聚与网络传输TCP/UDP/IP、Ethernet、PCIe、Aurora、RapidIO等接口图

0
2026-08-24 15:22
更新于: 1小时前 浏览: 1