卷积硬件电路设计

我要开发同款
DeAyUe2023年04月18日
139阅读
所属分类EDA

作品详情

使用VHDL语言实现二维卷积运算电路,运用流水线计算架构,并复用相邻两次卷积运算的公共部分以减少计算量,用加法器替代部分乘法器减少内存消耗。
声明:本文仅代表作者观点,不代表本站立场。如果侵犯到您的合法权益,请联系我们删除侵权资源!如果遇到资源链接失效,请您通过评论或工单的方式通知管理员。未经允许,不得转载,本站所有资源文章禁止商业使用运营!
下载安装【程序员客栈】APP
实时对接需求、及时收发消息、丰富的开放项目需求、随时随地查看项目状态

评论