中文母语水平
英语可口语交流
0
1
2
3
4
5
3小时前在线
SOC设计工程师
天津全职 · 500/日 · 10875/月信用正常
工作时间: 工作日10:00-08:00、周末10:00-08:00工作地点:
远程
服务企业:
0家累计提交:
0工时
聊一聊
个人介绍
我是程序员客栈的刚子，一名SOC设计工程师； 我毕业于天津工业大学，担任过北京燧原科技公司的SOC设计工程师岗位； 责过云处理器芯片设计项目，端处理器芯片项目，FPGA硬件加速器项目的开发； 熟练使用verilog，systemverilog，python，pytorch，c++; 如果我能帮上您的忙，请点击“立即预约”或“发布需求”！
工作经历
2022-02-10 -2026-05-31北京燧原科技有限公司SOC设计工程师
1近存计算IP的开发: 实现了该模块相关的寄存器定义和访问操作，中断分类和中断上报操作，以及低功耗处理操作 2 RISV-V 设计与集成 使用RISV-V处理器实现了MOE算子的扩展指令设计，以及CPU的相关配置工作。 3公共模块开发： ●设计了 bus performance monitor, axi bandwidth throttle 这些对总线进行性能检测和限流的算法； ●设计了 RR ， SP ， WRR ， DWRR 这四种QOS相关的调度算法； ●设计了 parity error check 相关的 RAS 功能模块； ●设计了模块级门控，系统级门控的时钟门控技术； ●设计了axi 多通路间的路由算法； ●设计了 mailbox 算法，用于对IP间发送的包进行监测； 4. 负责 PCIE 和 UCIE 的IP开发和维护工作
教育经历
2019-09-01 - 2022-02-10天津工业大学计算机科学与技术硕士
1.参与过FPGA加速器设计 2.发表过两票高质量论文和一篇专利
资质认证
语言
作品
1.具体功能模块：项目包含多模态图像预处理模块、轻量化ViT特征提取与融合模块、模型量化与剪枝模块、训练与微调模块、推理部署模块。其中预处理模块负责红外与可见光图像的对齐、归一化及增强；特征融合模块采用轻量化LightViT网络实现跨模态特征交互；量化剪枝模块用于压缩模型体积、提升推理速度；部署模块
02026-05-31 19:23
1.基于VU9PFPGA平台，我们实现了YOLOv4目标检测算法的深度加速推理部署。采用自研NPU模块与二维脉动阵列架构，并结合纯自研指令集，大幅提升计算效率。2.上位机通过PCIe高速接口与FPGA设备实时交互，确保低延迟数据传输。3.支持YOLOv4网络定制训练与推理，相比同级别DSP或FPGA
02026-05-31 19:11
