一种优化时分复用技术的多阶段FPGA布线器

基于芯片的布线阶段，优化布线过程中的各种性能。
在时分复用的技术之上，将芯片的布线过程分为多个阶段，第一次布线，将线路连通，然后根据负载性、时延性等，将部分不符合性能条件的布线段拆解，并进行重新布线，多次进行迭代，拆解-重新布线，直至每个布线段均达到性能要求，布线完成。
布线过程中，采用了斯坦纳树的算法、贪心算法以及迭代思想等，其中各个性能参数可进行设置，用户可根据需要进行相应性参数的调整，从而使输出的布线方案达到不同的性能要求。