1. 功能使用Verilog实现多级流水MIPS处理器并配有分支预测器,实现主频约400MHz。之后使用MyHDL(based on Python)编写单周期MIPS处理器实现。2. 本人任务该项目由本人独立完成。
评论