随着集成电路的规模不断扩大，线网的时延也越来越大。在芯片物理设计的层分配阶段中，线网的时延主要由导线和通孔的时延组成，因此为了减小时延，可以从以下两方面入手： A.在导线时延上做处理。使用时延较小的上层布线资源或是使用非默认规则导线(non-default-rule wire, NDR导线)技术； B.在通孔时延上做处理。使用通孔柱技术。通孔柱结构内包含多个通孔，因此通孔柱结构的通孔电阻大大减小，以至于通孔的时延可以被降低。 为了防止随意使用时延较小的布线资源、NDR导线以及通孔柱，而恶化了整体性能指标（除时延外，还包括通孔数、溢出、运行时间等），需要去确定使用这些资源、技术的优先级与资格，有限制、有秩序地去进行资源的分配。 基于上述问题，本工作围绕先进通孔柱技术下高性能层分配算法问题展开研究。 本工作的层分配算法流程，主要包括三个阶段：控制布线顺序的层分配阶段（CSLA）、规范违规线网重新分配的层分配阶段（RRLA）以及后期的优化阶段（LO），如图所示。 针对提出的问题，本工作设计了以下三个策略： 1.初始布线顺序优先级定义 2.考虑不溢出情况下历史代价计算 3.规范违规线网的重新分配顺序 对于引入了先进通孔柱技术的层分配算法，为了保证其时延得到优化的同时，整体性能不被影响，本工作： ·定义了初始布线顺序优先级 ·考虑了不溢出情况下边的历史代价计算 ·规范了违规线网的重新分配顺序 在提高整体性能的同时，不仅增强了整体布线的灵活性与合理性，也使通孔柱的使用更加准确高效，实验结果证明了本工作所提算法的有效性。