自组网无线通信终端基带软件设计产品系统

本项目聚焦于无中心节点自组网（Mesh Ad-hoc）无线通信终端的研发。在抢险救灾、无人机集群等复杂电磁环境下，传统通信基站难以覆盖。立项原因旨在开发一套具备高抗干扰能力、低延迟的物理层波形方案。通过硬件加速实现复杂的基带信号处理，确保在动态拓扑网络中，终端之间能够实现稳定、高速的原始比特流传输，解决“最后一公里”的可靠通信痛点。

该无线通信终端物理层主要包含以下核心功能模块：
数字调制解调模块： 基于 Verilog 实现了逻辑高效的 BPSK/QPSK/QAM 调制及相干解调逻辑；
同步与均衡单元： 包含数据包捕获（Packet Detection）、频率补偿（CFO Recovery）以及基于训练序列的信道均衡器；
前向纠错（FEC）： 集成了卷积码或 LDPC 编解码器，显著提升了恶劣信噪比下的误码率性能；
基带控制逻辑： 负责物理层帧结构的组装（Preamble/Header/Payload）以及与 MAC 层的接口交互。

我的职责： 担任物理层（PHY）核心算法工程师，负责从链路级仿真到 FPGA 逻辑落地的全过程。
技术栈： Verilog、MATLAB、Vivado。
实现亮点：
算法闭环验证： 先在 MATLAB 中构建完整的基带通信链路仿真模型（定点化分析），确保算法在理论上达到误码率（BER）要求，随后精准迁移至 Verilog 硬件实现。
资源优化： 通过分时复用和 CORDIC 算法优化，在保持处理性能的同时，节省了 FPGA 约 30% 的 DSP 资源。
攻克难点： 解决了高速移动环境下的多普勒频移补偿问题，通过设计高阶环路滤波器确保了同步系统的稳定性。