立项原因:解决原理设计和pcb设计的审查速度慢的问题,建库繁琐等问题:
耗时且易错:对于高引脚数或复杂封装(如BGA、QFN)的器件,手工建库往往需要数小时甚至数天,且极易因人为疏忽导致引脚映射错误或尺寸偏差。
质量隐患后移:元器件库是设计的基石,库中的微小错误(如封装尺寸不符或引脚定义错误)往往在后期布局布线、甚至制造阶段才被发现,导致高昂的返工成本和项目延期。许多PCB设计问题追溯根源,都始于不规范的库数据
点击空白处退出提示
立项原因:解决原理设计和pcb设计的审查速度慢的问题,建库繁琐等问题:
耗时且易错:对于高引脚数或复杂封装(如BGA、QFN)的器件,手工建库往往需要数小时甚至数天,且极易因人为疏忽导致引脚映射错误或尺寸偏差。
质量隐患后移:元器件库是设计的基石,库中的微小错误(如封装尺寸不符或引脚定义错误)往往在后期布局布线、甚至制造阶段才被发现,导致高昂的返工成本和项目延期。许多PCB设计问题追溯根源,都始于不规范的库数据
自动建库,根据schema数据自动创建封装库,原理图库等
DFM项目,快速检查pcb的规则条目,支持定位错误位置
erc项目,快速检查原理图的规则条目,支持定位错误位置
自动出图以及图框填写,支持中文填写以及图框自动放置,自动出gerber,zt图等文件
全部开发
基于Cadence skill语言和shell脚本实现,通过ipc7351标准计算封装尺寸等,通过schema数据解析,skill脚本自动创建封装库,c#程序基于mvvm架构实现DFM UI框架,可自动定位错误点,以及丰富的参数配置逻辑。



评论