DDR3控制器产品系统

DDR3作为高速存储设备应用广泛，通常的DDR3控制器MIG操作复杂，对新手来说很不友好，此项目实现了一个简易版本的DDR3读写控制。

此项目将两个FIFO通过AXI4总线连接到DDR3上，仅使用两个FIFO接口，通过对几个参数的设定，就可以实现对DDR3的读写操作，实现简单易用的DDR3存储与读出。

此项目由本人完成，其中参考了Verilog开源代码，在熟悉开源代码后独立编写。主要难点在于MIG的配置和对AXI4总线时序的操作。